13.2 CMOS 反相器
圖13-18 (a)_個理想的CMOS反相器推動一個負載電容，（b)輸入一 週期性方波。
在r = 時，再度回到高態且0、導通和込截止。在切換之後，&將 經由導通的Q、而放電，導致功率消耗在Q、上。而散逸在Q、上的能量Es 應等於儲存在電容C,.上的能量&_，即因此在一個操作週期內，此閘共消耗了 (£； + £、) = &&的能量。若此反相器每秒作導通和截止的切換共計/次(也就是此反相器在計時頻率/ 的操作下），則一秒內它共消耗了/qr:的能量，此値即爲動態功率散 逸，傳遞延遲
圖13-19(a)爲一具有電容負載的CMOS反相器被一理想脈衝(上升和下 降時間等於零)所驅動，見圖13-19(b)。假設仏.和込匹配，即CMOS反相器具有電路的對稱性，故輸出波形的上升和下降時間必須相等。
首先我們考慮打開過程。圖13-20(a)顯示當輸入脈衝在/ = 0由v, = 0變 化至v, = VDD時操作點的軌跡。在/ 二 0時，V,上升至V0D，使得Qp瞬間 關閉，此時的等效電路見圖13-19(c)。而％的起始電壓爲Fdd，因此在 XT時，操作點就跳至©。在©點込位於飽和區操作且持有一大電假設Qs和Qp匹配，即 CMOS k相器具有電路的 對稱性，故輸出波形的上 升和下降時間必須相等。
全站熱搜
留言列表
