電子工程資訊

378第13章金氧半數位電路
圖13-56 (a)DRAM單元，⑶當被選到字線上的電壓升起時，電晶體導 通，因此儲存電容Cs與位元線電容CD相通。
若單元中爲儲存邏輯0，則在CD上並不會出現電壓增量。
在位元線上的電壓改變可藉由行感測放大器偵測到並且放大。此放大 的訊號可灌入儲存電容致使其訊號恢復至正常的準位，因此被選到列上 的所有儲存單元即可被刷新。同一時間，被選到那一行的感測放大器其 輸出訊號被送到晶片的資料輸出線，完成了資料讀取的動作。
另一方面，寫入的動作與讀取動作類似，只是關於想要將資料位元寫 入這一點與讀取時有所不同罷了。想要寫入的資料出現在資料輸入線上 後被行解碼器加至所選到的位元線上。因此，這個資料位元被儲存在選 到單元的電容上。同一時間，在選到列上的所有其它單元也被刷新。

13.1 NMOS 反相器 315
不幸地，基體效應使得空乏式負載不再維持定電流操作，因此反相器的 特性並沒有像原先期望的這麼好。
空乏式負載的電流關係如下：，込工作於飽和區，此其中G爲空乏式元件的臨界電壓。因爲，因此由基體效應的公 式，合併以上三式即可得圖13-11中對應的特性曲線。注意，在此曲線 上，定電流操作的特性將不再維持。
與加強式負載反相器比較起來，空乏式負載反相器具有以下的優點： 第一，佔據較小的晶片面積；第二，具有較高的雜訊邊限；第三，具有 較高的操作速度。基於這些原因，因此在80年代初期，所有的NMOS 邏輯和記憶電路均使用空乏式負載技術。
■例題1

404第14章雙載子數位電路
當V,超過了©所對應的 電壓1.2V之後，仏開始 導通且在主動模式操作。0.6V (因爲 0.6 = 0.5 +VCE(sat))，所以 Qi 開始導通。
當v, > 0.5 V，進入第II區。此時若增加v,，則維持飽和，但隨著v, 的增加將有愈來愈多的基極電流分配給Q'的集基接面並流入Q'_的基 極，使得込在主動區操作而且可作爲一線性放大器。在此區間，込和D 保持導通，其中么作爲一射極追隨器。在此區間內，雖然以的基極電 壓愈來愈大，但仍不足以將打開。請注意圖14-11(a)顯示當V, = 1.2V 時，％ = 2.8V，關於這部份的詳細計算整理於圖14-12。
當v,超過了®所對應的輸入電壓1.2V之後，0開始導通且在主動模 式操作，此時進入轉換特性的第III區。在此範圍内，維持飽和，Q2 和込均操作在主動區，^導通，見圖14-11(b)。因此，這個電路即作爲 一線性放大器操作，直到0和&飽和同時仏關閉爲止，此時對應至折 斷點©。其中®所對應的、即爲，代値後可得Vm = 0.7 + 0.7 + 0.7 -0.7 = 1.4V。因爲h > 1,4V，Q}處於逆向 主動，和Qy飽和，故©所對應的v0即爲VOL = VUX4 - VCEMsat) = 0.1V。
由圖14-11(a)的轉換曲線可決定出各臨界點及雜訊邊限如下：V0H = 3.8V，VIL = 0.5V。其實V„應在0.5V和1.2V之間，取0.5V只是較保守圖14-11 (a)圖14-6所示TTL反相器的電壓轉換特性，（b)轉換特性各區中電晶體的狀態。

14.2電晶體-電晶體邏輯
圖14-10 TTL反相器在f=0時輸入一由5V變遷至0.2V之負向步階訊 號，圖中所示為t = 0+附近電路之操作狀態。
時候。再者，當込導通而込仍處在飽和時可利用此130Q電阻限制供 應電流。爲解釋此事件是如何發生的，我們考慮閘輸入爲高態而後突然 轉變至低準位的情況。此時，&將以較快的速度關閉(因爲仏的集極將 提供一大電流/^/51給込的基極，以提供込的基極放電）；另一方面， Q3的基極必須經由lkD電阻放電，因此Q、的關閉過程需要較長的時間。 也就是說，在一段很短的時間內，Q4已經打開而込尙未關閉，因此產 生一很大的電流脈衝流經仏和&的串聯組合；若置入130D電阻，則 可將此電流限制到約30mA。當然，此電流的一部份也需要對負載電容 充電至邏輯1準位。
14.2.2轉換特性
圖14-11(a)顯示TTL閘以片斷性線性型式畫出近似的電壓轉換特性。而 眞實的轉換特性當然是一平滑曲線，這部分有興趣的讀者可參閱SPICE 電子電路模擬(參考書目9)第14章，將發現精確轉換特性與圖14-11(a) 間仍有些許差異。以下我們將解釋此轉換特性並計算不同的折斷點和斜 率。假設此閘的輸出端爲斷路，首先考慮第I區，其結果與圖14-8所示 輸入低態的分析相同。由先前的分析得知&飽和，仏和必截止，以及 込和D導通，見圖14-11(b)。此時的輸出電壓約等於Fce減去兩個二極 體壓降，即V0H = 3.8V。請注意，在點©時，因爲込基極的電壓達到

78第8章回授與穩定度
介於兩差動對之間介面的等效電路，（b)加入一補償電容Cc後的等效電路接差動對之間的介面所決定且此介面的小訊號模型見圖8-49(a)，其中電 流源L代表第一級產生的輸出訊號電流，電阻尽和CV代表介於兩節點 ®和®之間的全部電阻和電容，因此極點fHP'爲假設補償前之開迴路轉換函數仍爲以下型式：現在我們在@和⑧間加入一補償電容Ce，見圖8-49(b)。則極點不再是 f肥，而是被移至較低頻率的fDP，DP 2ttRt(Ct+Cc) 所以，補償後之開迴路轉換函數將轉變爲這種作法的缺點就是所需 的Cc値通常祀當大。因此 若要補償的放大器爲一 1C op amp，則要把此補償電 容放在1C晶片上是一件非 常困難的事情。而解決此 問題最好的方法爲在一放 大級的回授路徑上連接一 補償電容。
比較(8-181)和(8-177)二式，發現二者完全相同。故就先前所述的補償實 例而言，應有相同之結果。換言之，圖8-48的結果對於本技術而言亦適 用。結論是，我們可以選擇適當的Cc値，以將f肥移至fDP，至於fDP則由圖8-48(a)中的點Z決定。
這種作法的缺點就是所需的Ce値通常相當大。因此若要補償的放大器爲一 IC op amp，則要把此補償電容放在1C晶片上是一件非常困難幾乎 不可能的事情。而解決此問題最好的方法爲在一放大級的回授路徑上連

向您推薦：紅外線溫度計三重日本料理甲醛

304第13章金氧半數位電路
點®，此時G應滿足將上式代入(13-7)式可得此値代回(13-9)式即可得。
若V/ > V,x，則進入三極區，而Q'仍處於飽和區，此時令iD' = iD2可得可改寫爲此即圖13-2(b)轉換特性第III區中v。與^之關係式。
靜態功率散逸
一邏輯電路設計者通常想要知道此電路消耗的功率量，如此可決定在一 數位系統中必須由電源供應器提供多少電流。消耗於一邏輯電路中的功 率包含二種成份：靜態功率和動態功率。其中動態功率散逸我們將在後 面介紹。

14.2電晶體•電晶體邏輯
圖14-12圖14-11(a)轉換特性中當1.2時的分析。
的估計。此外，Vol = 0.1V，二 1.4V。因此，雜訊邊限之値分別爲NMn =VOH - V,,, = 2.4V和NMl = V„ - VOL = 0.4V。這裡必須注意’這些數値是 在此閘不接負載以及不考慮供應電源値和溫度變化的條件下所計算出 來的結果。
14.2.3    TTL邏輯閘
圖14-13顯示一基本TTL閘，在其外觀上最値得注意的部份就是在輸入 所使用的多射極電晶體(multiemitter transistor)^,。由圖14-13的閘電路

268第12章波形產生器
由此方程式可知若此電路處於正穩定態(v0 =匕），則正的v,値將不會對 此電路產生任何的效應。爲了觸發此電路使之進入匕的狀態，見圖 12-22(b)中之路徑®，v,必須是足夠負使得V.之値掉至零以下。因此將 vc = Vu和v+ = 0代入(12-80)式所得的v,即爲低臨界値，同理，由(12-80)式可得知若此電路處於負穩定態(V。=匕)，則負的^値 只有使得W變得更負且對此電路不會產生任何的效應。如欲起動此重複 產生過程且使得此電路切換至正輸出狀態，V，必須略大於零値。因此將 v0 = Vm和v+ = 0代入(12-8G)式所得的v,即爲高臨界値Vl+，圖12-22(a)中電路完整的轉換特性顯示於圖12-22(b)。由此圖得知一個 正的觸發訊號v,(其値超過I)將可使得這個電路切換至正輸出態(vG由 匕變遷至匕)，見圖12-22(b)中之路徑©。因此這個電路的轉換特性屬於非反相。
値得附帶一提的是，此雙穩態電路可以利用一限制器電路與op amp 串接而得到一個遠比op amp的飽和電壓更爲精確的輸出準位，一般常 見的電路如圖12-23所示。在這個電路中，R値必須適當選擇，以產生 能使齊納二極體正常操作的電流。在圖12-23中，輸出準位分別爲
圖12-23在雙穩態電路中使用限制器電路以獲得更為精確的輸出準位。

向您推薦：新莊燒肉店台北咖啡簡餐台北美髮沙龍

238第12章波形產生器
12-1 (a)—正弦振盪器的基本結構，（b)令(a)中之輸入訊號源為零。
迴路增益//(•?)爲因此，特徵方程式(characteristic equation)變爲注意此迴路增益新的定義爲直接對應繞著圖12-l(b)所看到的眞實增 益。由(12-2)和(12-3)二式可將(12-1)式改寫爲12.1.2巴克豪森振盪準則
若在某一特定頻率礼下，迴路增益Z/⑷正好等於1，則由(12-5)式可看 出 < 爲無窮大。也就是說，在此頻率下，對於零輸入訊號而言具有一有限的輸出。於是根據定義，此電路即爲一振盪器。因此，對於圖12-1 的回授迴路來說，產生頻率队的正弦振盪之條件爲
麵f處獅各增鋪.相.角 必須是霉且迴路增益的大 小値必須爲1，此即巴克 豪森準則也就是，在％處迴路增益的相角必須是零且迴路增益的大小値必須爲1，此即E克豪森準則(Barkhiiis^i criterion)。注意爲了讓此電路在某一

13.2 CMOS 反相器
圖13-18 (a)_個理想的CMOS反相器推動一個負載電容，（b)輸入一 週期性方波。
在r = 時，再度回到高態且0、導通和込截止。在切換之後，&將 經由導通的Q、而放電，導致功率消耗在Q、上。而散逸在Q、上的能量Es 應等於儲存在電容C,.上的能量&_，即因此在一個操作週期內，此閘共消耗了 (£； + £、) = &&的能量。若此反相器每秒作導通和截止的切換共計/次(也就是此反相器在計時頻率/ 的操作下），則一秒內它共消耗了/qr:的能量，此値即爲動態功率散 逸，傳遞延遲
圖13-19(a)爲一具有電容負載的CMOS反相器被一理想脈衝(上升和下 降時間等於零)所驅動，見圖13-19(b)。假設仏.和込匹配，即CMOS反相器具有電路的對稱性，故輸出波形的上升和下降時間必須相等。
首先我們考慮打開過程。圖13-20(a)顯示當輸入脈衝在/ = 0由v, = 0變 化至v, = VDD時操作點的軌跡。在/ 二 0時，V,上升至V0D，使得Qp瞬間 關閉，此時的等效電路見圖13-19(c)。而％的起始電壓爲Fdd，因此在 XT時，操作點就跳至©。在©點込位於飽和區操作且持有一大電假設Qs和Qp匹配，即 CMOS k相器具有電路的 對稱性，故輸出波形的上 升和下降時間必須相等。

第八章積體電路邏輯族
8. 電流與雷摩來數(Current and voltage parameter)
高準位輸入電歷(hiffh-level input voltage)： 輸入的電壓準位要求爲邏輯1。任何其他低於此一準位的電_，邏輯 電路不認其爲高（HIGH)。
低準位輸入電暱(low-level input voltage)：輸入 電歷準位要求爲邏輯0,任何高於此一準位的電壓，邏輯電路均不認 爲低(LOW) 高準位輸出電柩(high-level output voltage)：
在邏輯電路輸出的電壓準位爲邏輯1態。的最低値通常都有指定。 Vql I Vqut(O)]低準位輸出電柩(low-level output voltage)：

數位系統
5.十六至十轉換
有時，需將十六進位數轉換爲等値的十進位數。做法不難，只要 記住，十六進位數中的各個不同數位位置均有權値(weight)，爲16的 冪次數，其轉換計算如下：
注意。在第二例中，以[0代替4，以15代替F，轉換成十進位數。
用一組符號來表示數字、文字、字句的工作，稱爲編碼(oncodi nR)，而該組符號則稱爲碼（code)。最常見的可能爲摩斯電碼，它 用一串的點或斷線來表示字母與數字。